Altera FPGA Cyclone IV E 15408 Zellen 963 Einh. Spezieller DSP EQFP 144-Pin 15408Register 504kbit
- RS Best.-Nr.:
- 771-6727P
- Herst. Teile-Nr.:
- EP4CE15E22C8N
- Marke:
- Altera
Abbildung stellvertretend für Produktreihe
Zwischensumme 1 Stück (geliefert in Schale)*
CHF.34.64
Vorübergehend ausverkauft
- Versand ab 04. Mai 2026
Sie benötigen mehr? Benötigte Menge eingeben und auf „Lieferverfügbarkeit überprüfen“ klicken.
Stück | Pro Stück |
|---|---|
| 1 + | CHF.34.64 |
*Richtpreis
- RS Best.-Nr.:
- 771-6727P
- Herst. Teile-Nr.:
- EP4CE15E22C8N
- Marke:
- Altera
Technische Daten
Mehr Infos und technische Dokumente
Rechtliche Anforderungen
Produktdetails
Finden Sie ähnliche Produkte, indem Sie ein oder mehrere Eigenschaften auswählen.
Alle auswählen | Eigenschaft | Wert |
|---|---|---|
| Marke | Altera | |
| Familie | Cyclone IV E | |
| Anzahl der Logik-Zellen | 15408 | |
| Anzahl der Logik-Einheiten | 963 | |
| Spezieller DSP | Ja | |
| Anzahl der Register | 15408 | |
| Anzahl der Multiplikatoren | 56 (18 x 18) | |
| Montage-Typ | SMD | |
| Gehäusegröße | EQFP | |
| Pinanzahl | 144 | |
| Anzahl der RAM Bits | 504kbit | |
| Abmessungen | 20 x 20 x 1.6mm | |
| Höhe | 1.6mm | |
| Länge | 20mm | |
| Breite | 20mm | |
| Betriebstemperatur max. | +85 °C | |
| Betriebstemperatur min. | 0 °C | |
| Arbeitsspannnung min. | 1,15 V | |
| Arbeitsspannnung max. | 1,25 V | |
| Alle auswählen | ||
|---|---|---|
Marke Altera | ||
Familie Cyclone IV E | ||
Anzahl der Logik-Zellen 15408 | ||
Anzahl der Logik-Einheiten 963 | ||
Spezieller DSP Ja | ||
Anzahl der Register 15408 | ||
Anzahl der Multiplikatoren 56 (18 x 18) | ||
Montage-Typ SMD | ||
Gehäusegröße EQFP | ||
Pinanzahl 144 | ||
Anzahl der RAM Bits 504kbit | ||
Abmessungen 20 x 20 x 1.6mm | ||
Höhe 1.6mm | ||
Länge 20mm | ||
Breite 20mm | ||
Betriebstemperatur max. +85 °C | ||
Betriebstemperatur min. 0 °C | ||
Arbeitsspannnung min. 1,15 V | ||
Arbeitsspannnung max. 1,25 V | ||
Cyclone FPGA, Altera
Ein FPGA ist ein Halbleitergerät, die aus einer Matrix aus konfigurierbaren Logikblöcke (CLBs) bestehen und durch programmierbare Verbindungen miteinander verbunden sind. Der Benutzer bestimmt diese Verbindungen durch die Programmierung eines SRAM. Ein CLB kann einfach (UND-, ODER-Gatter usw.) oder komplex (ein RAM-Block) sein. Der FPGA ermöglicht Designänderungen, auch nachdem das Gerät auf eine Leiterplatte gelötet wurde.