Altera FPGA Cyclone IV GX 14400 Zellen 900 Einh. Spezieller DSP FBGA 169-Pin 14400Register 540kbit
- RS Best.-Nr.:
- 771-6730P
- Herst. Teile-Nr.:
- EP4CGX15BF14C8N
- Marke:
- Altera
Abbildung stellvertretend für Produktreihe
Zwischensumme 1 Stück (geliefert in Schale)*
CHF.37.653
Vorübergehend ausverkauft
- Versand ab 04. Mai 2026
Sie benötigen mehr? Benötigte Menge eingeben und auf „Lieferverfügbarkeit überprüfen“ klicken.
Stück | Pro Stück |
|---|---|
| 1 + | CHF.37.65 |
*Richtpreis
- RS Best.-Nr.:
- 771-6730P
- Herst. Teile-Nr.:
- EP4CGX15BF14C8N
- Marke:
- Altera
Technische Daten
Mehr Infos und technische Dokumente
Rechtliche Anforderungen
Produktdetails
Finden Sie ähnliche Produkte, indem Sie ein oder mehrere Eigenschaften auswählen.
Alle auswählen | Eigenschaft | Wert |
|---|---|---|
| Marke | Altera | |
| Familie | Cyclone IV GX | |
| Anzahl der Logik-Zellen | 14400 | |
| Anzahl der Logik-Einheiten | 900 | |
| Spezieller DSP | Ja | |
| Anzahl der Register | 14400 | |
| Montage-Typ | SMD | |
| Gehäusegröße | FBGA | |
| Pinanzahl | 169 | |
| Anzahl der RAM Bits | 540kbit | |
| Abmessungen | 14 x 14 x 1.25mm | |
| Höhe | 1.25mm | |
| Länge | 14mm | |
| Betriebstemperatur max. | +85 °C | |
| Arbeitsspannnung max. | 1,24 V | |
| Breite | 14mm | |
| Arbeitsspannnung min. | 1,16 V | |
| Betriebstemperatur min. | 0 °C | |
| Alle auswählen | ||
|---|---|---|
Marke Altera | ||
Familie Cyclone IV GX | ||
Anzahl der Logik-Zellen 14400 | ||
Anzahl der Logik-Einheiten 900 | ||
Spezieller DSP Ja | ||
Anzahl der Register 14400 | ||
Montage-Typ SMD | ||
Gehäusegröße FBGA | ||
Pinanzahl 169 | ||
Anzahl der RAM Bits 540kbit | ||
Abmessungen 14 x 14 x 1.25mm | ||
Höhe 1.25mm | ||
Länge 14mm | ||
Betriebstemperatur max. +85 °C | ||
Arbeitsspannnung max. 1,24 V | ||
Breite 14mm | ||
Arbeitsspannnung min. 1,16 V | ||
Betriebstemperatur min. 0 °C | ||
Cyclone FPGA, Altera
Ein FPGA ist ein Halbleitergerät, die aus einer Matrix aus konfigurierbaren Logikblöcke (CLBs) bestehen und durch programmierbare Verbindungen miteinander verbunden sind. Der Benutzer bestimmt diese Verbindungen durch die Programmierung eines SRAM. Ein CLB kann einfach (UND-, ODER-Gatter usw.) oder komplex (ein RAM-Block) sein. Der FPGA ermöglicht Designänderungen, auch nachdem das Gerät auf eine Leiterplatte gelötet wurde.