Infineon Taktpuffer 133 MHz Oberfläche SOIC, 8-Pin

Infineons Zero Delay Buffer dient der Verteilung von Hochgeschwindigkeitstakten. Er akzeptiert einen Referenzeingang und gibt fünf Taktsignale mit geringem Versatz aus. Alle Bauteile verfügen über integrierte PLLs, die sich auf einen Eingangstakt am REF-Pin synchronisieren. Die PLL-Rückkopplung befindet sich auf dem Chip und wird über das CLKOUT-Pad bezogen. Diese Puffergeräte können denselben Eingangstakt annehmen und weitergeben. In diesem Fall ist gewährleistet, dass der Versatz zwischen den Ausgängen zweier Geräte weniger als 700 ps beträgt.

60 ps typischer Zyklus-zu-Zyklus-Jitter