Altera CPLD MAX V 128 Makrozellen 54 I/O Flash ISP, 7.9ns EQFP 64-Pin
- RS Best.-Nr.:
- 170-2996
- Herst. Teile-Nr.:
- 5M160ZE64C4N
- Marke:
- Altera
Abbildung stellvertretend für Produktreihe
Zwischensumme (1 Schale mit 250 Stück)*
CHF.1’719.50
Bestandsabfrage aktuell nicht möglich
Stück | Pro Stück | Pro Schale* |
|---|---|---|
| 250 + | CHF.6.878 | CHF.1’719.38 |
*Richtpreis
- RS Best.-Nr.:
- 170-2996
- Herst. Teile-Nr.:
- 5M160ZE64C4N
- Marke:
- Altera
Technische Daten
Mehr Infos und technische Dokumente
Rechtliche Anforderungen
Produktdetails
Finden Sie ähnliche Produkte, indem Sie ein oder mehrere Eigenschaften auswählen.
Alle auswählen | Eigenschaft | Wert |
|---|---|---|
| Marke | Altera | |
| Familie | MAX V | |
| Anzahl der Makro-Zellen | 128 | |
| Anzahl der User I/Os | 54 | |
| Speicher-Typ | Flash | |
| Anzahl der Logik-Elemente | 160 | |
| In System Programmierbarkeit | In System | |
| Montage-Typ | SMD | |
| Gehäusegröße | EQFP | |
| Betriebstemperatur max. | +85 °C | |
| Betriebstemperatur min. | 0 °C | |
| Pinanzahl | 64 | |
| Signalverzögerungszeit | 7.9ns | |
| Individuelle Output-Enable Steuerung | Ja | |
| Abmessungen | 7 x 7 x 1.05mm | |
| Höhe | 1.05mm | |
| Länge | 7mm | |
| Arbeitsspannnung max. | 1,89 V | |
| Arbeitsspannnung min. | 1,71 V | |
| Signalverzögerungszeit @ Testbedingung | 10pF | |
| Breite | 7mm | |
| Reprogrammierbarkeit-Support | Ja | |
| Alle auswählen | ||
|---|---|---|
Marke Altera | ||
Familie MAX V | ||
Anzahl der Makro-Zellen 128 | ||
Anzahl der User I/Os 54 | ||
Speicher-Typ Flash | ||
Anzahl der Logik-Elemente 160 | ||
In System Programmierbarkeit In System | ||
Montage-Typ SMD | ||
Gehäusegröße EQFP | ||
Betriebstemperatur max. +85 °C | ||
Betriebstemperatur min. 0 °C | ||
Pinanzahl 64 | ||
Signalverzögerungszeit 7.9ns | ||
Individuelle Output-Enable Steuerung Ja | ||
Abmessungen 7 x 7 x 1.05mm | ||
Höhe 1.05mm | ||
Länge 7mm | ||
Arbeitsspannnung max. 1,89 V | ||
Arbeitsspannnung min. 1,71 V | ||
Signalverzögerungszeit @ Testbedingung 10pF | ||
Breite 7mm | ||
Reprogrammierbarkeit-Support Ja | ||
- Ursprungsland:
- US
MAX V Gerät CPLD, Altera
Geringe Leistungsaufnahme und nicht flüchtige CPLD-Architektur
Verzögerungsfrei einschaltende (0,5 ms oder weniger) Konfigurationszeit
Stromverbrauch im Standby ab 25 μA und schneller Abschaltungs-/Rückstellungsbetrieb
Schnelle Laufzeit und Clock-to-Output-Zeiten
Interner Oszillator
Verwandte Links
- Altera CPLD MAX V 128 Makrozellen 54 I/O Flash ISP, 7.9ns EQFP 64-Pin
- Altera CPLD MAX V 32 Makrozellen 30 I/O Flash ISP, 7.9ns EQFP 64-Pin
- Altera CPLD MAX V 128 Makrozellen 54 I/O Flash ISP, 7.5ns EQFP 64-Pin
- Altera CPLD MAX V 128 Makrozellen 79 I/O Flash ISP, 7.9ns TQFP 100-Pin
- Altera CPLD MAX V 192 Makrozellen 79 I/O Flash ISP, 7.9ns TQFP 100-Pin
- Altera CPLD MAX II 980 Makrozellen 116 I/O Flash ISP, TQFP 144-Pin
- Altera CPLD MAX II 192 Makrozellen 80 I/O Flash ISP, TQFP 100-Pin
- Altera CPLD MAX II 440 Makrozellen 116 I/O Flash ISP, TQFP 144-Pin