Micron SDRAM 2 GB SMD 16 Bits/Wort 16 bit FBGA 96-Pin
- RS Best.-Nr.:
- 696-929
- Herst. Teile-Nr.:
- MT41J128M16JT-125:K
- Marke:
- Micron
Zwischensumme (1 Stück)*
CHF 18.16
Auf Lager
- 50 Einheit(en) versandfertig von einem anderen Standort
- Zusätzlich 100 Einheit(en) mit Versand ab 24. Dezember 2026
- Zusätzlich 100 Einheit(en) mit Versand ab 28. Januar 2027
Sie benötigen mehr? Benötigte Menge eingeben und auf „Lieferverfügbarkeit überprüfen“ klicken.
Stück | Pro Stück |
|---|---|
| 1 + | CHF 18.16 |
*Richtpreis
- RS Best.-Nr.:
- 696-929
- Herst. Teile-Nr.:
- MT41J128M16JT-125:K
- Marke:
- Micron
Technische Daten
Mehr Infos und technische Dokumente
Rechtliche Anforderungen
Produktdetails
Finden Sie ähnliche Produkte, indem Sie ein oder mehrere Eigenschaften auswählen.
Alle auswählen | Eigenschaft | Wert |
|---|---|---|
| Marke | Micron | |
| Speicher Größe | 2GB | |
| Produkt Typ | SDRAM | |
| Datenbus-Breite | 16bit | |
| Anzahl der Bits pro Wort | 16 | |
| Taktfrequenz max. | 800MHz | |
| Montageart | SMD | |
| Gehäusegröße | FBGA | |
| Betriebstemperatur min. | 0°C | |
| Pinanzahl | 96 | |
| Maximale Betriebstemperatur | 95°C | |
| Serie | MT41J | |
| Breite | 8mm | |
| Normen/Zulassungen | RoHS | |
| Länge | 14mm | |
| Höhe | 1.2mm | |
| Maximale Versorgungsspannung | 1.57V | |
| Minimale Versorgungsspannung | 1.43V | |
| Automobilstandard | Nein | |
| Alle auswählen | ||
|---|---|---|
Marke Micron | ||
Speicher Größe 2GB | ||
Produkt Typ SDRAM | ||
Datenbus-Breite 16bit | ||
Anzahl der Bits pro Wort 16 | ||
Taktfrequenz max. 800MHz | ||
Montageart SMD | ||
Gehäusegröße FBGA | ||
Betriebstemperatur min. 0°C | ||
Pinanzahl 96 | ||
Maximale Betriebstemperatur 95°C | ||
Serie MT41J | ||
Breite 8mm | ||
Normen/Zulassungen RoHS | ||
Länge 14mm | ||
Höhe 1.2mm | ||
Maximale Versorgungsspannung 1.57V | ||
Minimale Versorgungsspannung 1.43V | ||
Automobilstandard Nein | ||
Der Micron DDR3 SDRAM verwendet eine Architektur mit doppelter Datenrate, um einen Hochgeschwindigkeitsbetrieb zu erreichen. Die Architektur mit doppelter Datenrate ist eine 8-n-Prefetch-Architektur mit einer Schnittstelle, die für die Übertragung von zwei Datenwörtern pro Taktzyklus an den I/O-Pins entwickelt wurde. Ein einzelner Lese- oder Schreibvorgang für den DDR3 SDRAM besteht effektiv aus einer einzelnen 8-n-Bit-Datenübertragung mit vier Taktzyklen am internen DRAM-Kern und acht entsprechenden n-bit-Datenübertragungen mit einem halben Taktzyklus an den E/A-Pins.
Selbstwiederholungstemperatur
Automatische Selbstaktualisierung
Mehrzweckregister
RoHS-Konformität