- RS Best.-Nr.:
- 188-2584
- Herst. Teile-Nr.:
- W972GG6KB25I
- Marke:
- Winbond
Voraussichtlich ab 03.12.2024 zur Lieferung verfügbar. Lieferung erfolgt innerhalb von 6-8 Werktagen.
Im Warenkorb
Preis pro Stück (In einem Tray von 209)
CHF.10.248
Stück | Pro Stück | Pro Tray* |
209 + | CHF.10.248 | CHF.2'142.924 |
*Bitte VPE beachten |
- RS Best.-Nr.:
- 188-2584
- Herst. Teile-Nr.:
- W972GG6KB25I
- Marke:
- Winbond
Mehr Infos und technische Dokumente
Rechtliche Anforderungen
Produktdetails
Der W972GG6KB ist ein 2-G-Bit-DDR2-SDRAM mit einer Geschwindigkeit von -18, -25/25I und -3/-3I.
Doppelte Datenraten-Architektur: zwei Datenübertragungen pro Taktzyklus
CAS-Latenz: 3, 4, 5, 6 und 7
Burst-Länge: 4 und 8
Bidirektional, Differenzial-Datenvalidierungen (DQS und /DQS) werden mit Daten übertragen/empfangen
Flanken-ausgerichtet beim Lesen von Daten und Mitte-ausgerichtet beim Schreiben von Daten
DLL richtet DQ- und DQS-Übergänge auf den Takt aus
Differenzialtakteingänge (CLK und /CLK)
Datenmasken (DM) für das Schreiben von Daten
Befehle, die an jeder positiven CLK-Kante, an Daten- und Datenmaske eingegeben werden, beziehen sich auf beide Kanten von /DQS
Programmierbare additive Latenz /CAS unterstützt, um die Effizienz von Befehlen und Datenbus zu steigern
Leselatenz = Additive Latenz plus CAS-Latenz (RL = AL + CL)
Off-Chip-Impedanzeinstellung des Treibers (OCD) und On-Die-Abschluss (ODT) für bessere Signalqualität
Auto-Precharge-Betrieb zum Lesen und Schreiben von Bursts
Auto-Refresh- und Self-Refresh-Modi
Precharged Abschaltung und aktive Abschaltung
Datenmaske schreiben
Schreiblatenz = Leselatenz - 1 (WL = RL - 1)
Schnittstelle: SSTL_18
CAS-Latenz: 3, 4, 5, 6 und 7
Burst-Länge: 4 und 8
Bidirektional, Differenzial-Datenvalidierungen (DQS und /DQS) werden mit Daten übertragen/empfangen
Flanken-ausgerichtet beim Lesen von Daten und Mitte-ausgerichtet beim Schreiben von Daten
DLL richtet DQ- und DQS-Übergänge auf den Takt aus
Differenzialtakteingänge (CLK und /CLK)
Datenmasken (DM) für das Schreiben von Daten
Befehle, die an jeder positiven CLK-Kante, an Daten- und Datenmaske eingegeben werden, beziehen sich auf beide Kanten von /DQS
Programmierbare additive Latenz /CAS unterstützt, um die Effizienz von Befehlen und Datenbus zu steigern
Leselatenz = Additive Latenz plus CAS-Latenz (RL = AL + CL)
Off-Chip-Impedanzeinstellung des Treibers (OCD) und On-Die-Abschluss (ODT) für bessere Signalqualität
Auto-Precharge-Betrieb zum Lesen und Schreiben von Bursts
Auto-Refresh- und Self-Refresh-Modi
Precharged Abschaltung und aktive Abschaltung
Datenmaske schreiben
Schreiblatenz = Leselatenz - 1 (WL = RL - 1)
Schnittstelle: SSTL_18
Technische Daten
Eigenschaft | Wert |
---|---|
Speicher Größe | 2Gbit |
SDRAM-Klasse | DDR2 |
Organisation | 256 M x 8 Bit |
Datenumfang | 800MHz |
Datenbus-Breite | 16bit |
Adressbusbreite | 17bit |
Anzahl der Bits pro Wort | 8bit |
Zugriffszeit max. | 0.4ns |
Anzahl der Wörter | 256M |
Montage-Typ | SMD |
Gehäusegröße | WBGA |
Pinanzahl | 84 |
Abmessungen | 12.6 x 8.1 x 0.6mm |
Höhe | 0.6mm |
Länge | 12.6mm |
Arbeitsspannnung max. | 1,9 V |
Arbeitsspannnung min. | 1,7 V |
Betriebstemperatur min. | –40 °C |
Breite | 8.1mm |
Betriebstemperatur max. | +95 °C |