Winbond DDR2 SDRAM 128 MB 16M x 8 Bit Oberfläche 8 Bits/Wort 16 bit 0.4 ns TFBGA 84-Pin

RS Best.-Nr.:: 188-2580
Herst. Teile-Nr.:: W9712G6KB25I
Marke:: Winbond

Winbond DDR2 SDRAM 128 MB 16M x 8 Bit Oberfläche 8 Bits/Wort 16 bit 0.4 ns TFBGA 84-Pin

Abbildung stellvertretend für Produktreihe

Zwischensumme (1 Schale mit 209 Stück)*

CHF.388.531

Vorübergehend ausverkauft

Versand ab 22. Juni 2026

Sie benötigen mehr? Benötigte Menge eingeben und auf „Lieferverfügbarkeit überprüfen“ klicken.

Stück	Pro Stück	Pro Schale*
209 +	CHF.1.859	CHF.389.09

*Richtpreis

RS Best.-Nr.:: 188-2580
Herst. Teile-Nr.:: W9712G6KB25I
Marke:: Winbond

Technische Daten

Mehr Infos und technische Dokumente

Rechtliche Anforderungen

Produktdetails

Finden Sie ähnliche Produkte, indem Sie ein oder mehrere Eigenschaften auswählen.

Alle auswählen	Eigenschaft	Wert
	Marke	Winbond
	Produkt Typ	DDR2 SDRAM
	Speicher Größe	128MB
	Organisation	16M x 8 Bit
	Datenbus-Breite	16bit
	Adressbusbreite	15bit
	Anzahl der Bits pro Wort	8
	Zugriffszeit max.	0.4ns
	Anzahl der Wörter	16M
	Montageart	Oberfläche
	Gehäusegröße	TFBGA
	Pinanzahl	84
	Betriebstemperatur min.	-40°C
	Maximale Betriebstemperatur	95°C
	Serie	W9712G6KB
	Höhe	0.8mm
	Länge	12.6mm
	Breite	8.1 mm
	Normen/Zulassungen	RoHS
	Versorgungsstrom	135mA
	Automobilstandard	Nein
	Minimale Versorgungsspannung	1.7V
	Maximale Versorgungsspannung	1.9V

	Alle auswählen
	Marke Winbond
	Produkt Typ DDR2 SDRAM
	Speicher Größe 128MB
	Organisation 16M x 8 Bit
	Datenbus-Breite 16bit
	Adressbusbreite 15bit
	Anzahl der Bits pro Wort 8
	Zugriffszeit max. 0.4ns
	Anzahl der Wörter 16M
	Montageart Oberfläche
	Gehäusegröße TFBGA
	Pinanzahl 84
	Betriebstemperatur min. -40°C
	Maximale Betriebstemperatur 95°C
	Serie W9712G6KB
	Höhe 0.8mm
	Länge 12.6mm
	Breite 8.1 mm
	Normen/Zulassungen RoHS
	Versorgungsstrom 135mA
	Automobilstandard Nein
	Minimale Versorgungsspannung 1.7V
	Maximale Versorgungsspannung 1.9V

Datasheet W9712G6KB25I

Der W9712G6KB ist ein 128-M-Bit-DDR2-SDRAM mit einer Geschwindigkeit von -25, 25I und -3.

Doppelte Datenraten-Architektur: zwei Datenübertragungen pro Taktzyklus

CAS-Latenz: 3, 4, 5 und 6

Burst-Länge: 4 und 8

Bidirektional, Differenzial-Datenvalidierungen (DQS und /DQS) werden mit Daten übertragen/empfangen

Flanken-ausgerichtet beim Lesen von Daten und Mitte-ausgerichtet beim Schreiben von Daten

DLL richtet DQ- und DQS-Übergänge auf den Takt aus

Differenzialtakteingänge (CLK und /CLK)

Datenmasken (DM) für das Schreiben von Daten

Befehle, die an jeder positiven CLK-Kante, an Daten- und Datenmaske eingegeben werden, beziehen sich auf beide Kanten von /DQS

Programmierbare additive Latenz /CAS unterstützt, um die Effizienz von Befehlen und Datenbus zu steigern

Leselatenz = Additive Latenz plus CAS-Latenz (RL = AL + CL)

Off-Chip-Impedanzeinstellung des Treibers (OCD) und On-Die-Abschluss (ODT) für bessere Signalqualität

Auto-Precharge-Betrieb zum Lesen und Schreiben von Bursts

Auto-Refresh- und Self-Refresh-Modi

Precharged Abschaltung und aktive Abschaltung

Datenmaske schreiben

Schreiblatenz = Leselatenz - 1 (WL = RL - 1)

Schnittstelle: SSTL_18

Winbond DDR2 SDRAM 128 MB 16M x 8 Bit Oberfläche 8 Bits/Wort 16 bit 0.4 ns TFBGA 84-Pin

Verwandte Links